侵权投诉
订阅
纠错
加入自媒体

14张图看懂半导体工艺演进对DRAM、逻辑器件和NAND的影响

2018-04-16 11:43
来源: 与非网

逻辑器件

在第八张幻灯片中,我介绍了格罗方德、英特尔、三星和台积电的逻辑器件工艺节点。这四家厂商是逻辑器件工艺领域的领导厂商。应当特别指出的是,英特尔的节点通常等同于其他厂商下一代较小的工艺节点,比如英特尔的10nm和代工厂的7nm差不多。

幻灯片表格下方,左侧显示的是FinFET的横截面,这是当前先进逻辑器件首选的工艺,右侧显示了纳米线和纳米片,预计将在4nm左右时替代FinFET。

在幻灯片9中,我介绍了一些主要的逻辑器件工艺的演变。在这张幻灯片中,我以英特尔/代工厂的两个数字展示工艺节点,如上所述,英特尔的工艺节点和代工厂较小尺寸的工艺节点类似。

在第10张和第11张幻灯片中,我介绍了一些主要的逻辑工艺模块,并讨论了这些模块对清洗和湿条带的需求。

12号幻灯片是逻辑器件章节最后一张幻灯片,介绍了基于台积电工艺节点的清洗步骤数量。当工艺尺寸下降到第一代7nm工艺时,由于增加了掩膜层,再加上多重图案化的复杂性,清洗次数一直在增加,在随后的7nm+和5nm节点上,由于EUV将显著降低光刻的复杂度,因此消除了许多清洗步骤。

NAND

3D NAND取代了2D NAND,成为NAND产品的技术选择,现在3D NAND的比特出货量也已经超过了2D NAND。3D NAND尺寸的缩减是由层数进行表征的,驱动力来自于层沉积和蚀刻取代了2D NAND中的光刻工艺。

在第13张幻灯片中,我展示了3D NAND的三个主要制造步骤-CMOS制造、存储阵列制造和互联。三星和东芝(NAND产品的头两号供应商)使用的基本存储阵列工艺如右侧图所示。随着层数的增加,存储器阵列必须在“位串堆叠”阶段拆分成多个段。左下图显示了三家领先供应商的层数和位串。

<上一页  1  2  3  下一页>  
声明: 本文系OFweek根据授权转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

传感器 猎头职位 更多
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号