侵权投诉
订阅
纠错
加入自媒体

14张图看懂半导体工艺演进对DRAM、逻辑器件和NAND的影响

2018-04-16 11:43
来源: 与非网

在第14张和第15张幻灯片中,我介绍了一些主要的3D NAND工艺模块,并讨论了这些模块对清洗和湿条带的需求。

幻灯片16展示了3D NAND的总清洗次数与三星3D NAND工艺的层数。3D NAND清洗次数之所以随着层数增加而增加,主要是因为阶梯成型时的CMP清洗。在第一阶梯掩模之后,每个后续掩模都需要在施加掩膜之前通过CMP清洗将层平坦化。

结论

DRAM工艺尺寸的缩减正在面临基本的物理限制,目前还有没有明确的解决方案,由于印刷需求的推动,DRAM的清洗复杂度也在增加。

随着行业向5nm和3nm的推进,逻辑器件的工艺尺寸将持续缩减。纳米线和纳米片将对清洗带来新的挑战。随着掩膜数量的则更加,以及多重图案化方案越来越复杂,逻辑器件的清洗次数也在增长。
NAND工艺尺寸的缩减已经完成落脚到了3D NAND层数的增加上。由于阶梯成型需要CMP清洗,3D NAND器件的清洗次数也在不断增加。

<上一页  1  2  3  
声明: 本文系OFweek根据授权转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

传感器 猎头职位 更多
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号