14张图看懂半导体工艺演进对DRAM、逻辑器件和NAND的影响
2018-04-16 11:43
来源：
与非网
在第14张和第15张幻灯片中，我介绍了一些主要的3D NAND工艺模块，并讨论了这些模块对清洗和湿条带的需求。
幻灯片16展示了3D NAND的总清洗次数与三星3D NAND工艺的层数。3D NAND清洗次数之所以随着层数增加而增加，主要是因为阶梯成型时的CMP清洗。在第一阶梯掩模之后，每个后续掩模都需要在施加掩膜之前通过CMP清洗将层平坦化。
结论
DRAM工艺尺寸的缩减正在面临基本的物理限制，目前还有没有明确的解决方案，由于印刷需求的推动，DRAM的清洗复杂度也在增加。
随着行业向5nm和3nm的推进，逻辑器件的工艺尺寸将持续缩减。纳米线和纳米片将对清洗带来新的挑战。随着掩膜数量的则更加，以及多重图案化方案越来越复杂，逻辑器件的清洗次数也在增长。
NAND工艺尺寸的缩减已经完成落脚到了3D NAND层数的增加上。由于阶梯成型需要CMP清洗，3D NAND器件的清洗次数也在不断增加。
分享
声明：
本文系OFweek根据授权转载自其它媒体或授权刊载，目的在于信息传递，并不代表本站赞同其观点和对其真实性负责，如有新闻稿件和图片作品的内容、版权以及其它问题的，请联系我们。
图片新闻
最新活动更多
-
即日-11.30免费预约申请>>> 燧石技术-红外热成像系列产品试用活动
-
12月19日立即报名>> 【线下会议】OFweek 2024（第九届）物联网产业大会
-
精彩回顾立即查看>> 2024中国国际工业博览会维科网·激光VIP企业展台直播
-
精彩回顾立即查看>> 2024先进激光技术博览展
-
精彩回顾立即查看>> 2024（第五届）全球数字经济产业大会暨展览会
-
精彩回顾立即查看>> 【线下会议】全数会2024电子元器件展览会
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论