14张图看懂半导体工艺演进对DRAM、逻辑器件和NAND的影响
2018-04-16 11:43
来源：
与非网
在第14张和第15张幻灯片中，我介绍了一些主要的3D NAND工艺模块，并讨论了这些模块对清洗和湿条带的需求。
幻灯片16展示了3D NAND的总清洗次数与三星3D NAND工艺的层数。3D NAND清洗次数之所以随着层数增加而增加，主要是因为阶梯成型时的CMP清洗。在第一阶梯掩模之后，每个后续掩模都需要在施加掩膜之前通过CMP清洗将层平坦化。
结论
DRAM工艺尺寸的缩减正在面临基本的物理限制，目前还有没有明确的解决方案，由于印刷需求的推动，DRAM的清洗复杂度也在增加。
随着行业向5nm和3nm的推进，逻辑器件的工艺尺寸将持续缩减。纳米线和纳米片将对清洗带来新的挑战。随着掩膜数量的则更加，以及多重图案化方案越来越复杂，逻辑器件的清洗次数也在增长。
NAND工艺尺寸的缩减已经完成落脚到了3D NAND层数的增加上。由于阶梯成型需要CMP清洗，3D NAND器件的清洗次数也在不断增加。
分享
声明：
本文系OFweek根据授权转载自其它媒体或授权刊载，目的在于信息传递，并不代表本站赞同其观点和对其真实性负责，如有新闻稿件和图片作品的内容、版权以及其它问题的，请联系我们。
图片新闻
最新活动更多
-
3月27日立即报名>> 【工程师系列】汽车电子技术在线大会
-
在线会议观看回放>>> AI加速卡中村田的技术创新与趋势探讨
-
5月16日立即参评>> 【评选】维科杯·OFweek 2025 传感器行业年度评选
-
7.30-8.1火热报名中>> 全数会2025（第六届）机器人及智能工厂展
-
7月30-31日报名参会>>> 全数会2025中国激光产业高质量发展峰会
-
免费参会立即报名>> 7月30日- 8月1日 2025全数会工业芯片与传感仪表展
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论